TSMC будет производить базовые кристаллы для памяти HBM4 на своих 12-нм и 5-нм узлах

«Мы работаем с ключевыми партнерами по памяти HBM (Micron, Samsung, SK hynix) над усовершенствованными узлами для полной интеграции стека HBM4», — сказал старший директор по платформе дизайна и технологий в TSMC. «Экономичный базовый кристалл 12FFC+ может достигать производительности HBM, а базовый кристалл N5 может обеспечить еще больше логики при гораздо меньшем энергопотреблении на скоростях HBM4».

Технологический процесс N5 компании TSMC в настоящее время является одним из самых передовых доступных производственных узлов. Он используется для создания лучших процессоров и лучших графических процессоров, поэтому использование его для памяти — это большое дело. Такой усовершенствованный узел позволяет разместить больше логики и функций в базовом кристалле HBM4, а также обеспечить очень малый шаг межсоединений (мы говорим о шагах от 9 до 6 микрон), которые необходимы для прямого соединения логических микросхем. повышение производительности памяти для процессоров AI и HPC.

Базовые кристаллы, изготовленные по процессу 12FFC+ TSMC (на основе признанной 16-нм технологии FinFET компании), позволят создавать стеки памяти 12-Hi и 16-Hi HBM4 емкостью 48 ГБ и 64 ГБ соответственно. Использование 12FFC+ позволит создать «экономичные» базовые кристаллы, которые будут использовать кремниевые промежуточные устройства для подключения памяти к хост-процессорам.

Производственные узлы TSMC для базовых штампов HBM4

TSMC также оптимизирует свои технологии упаковки, в частности CoWoS-L и CoWoS-R, для поддержки интеграции HBM4. Эти передовые методы упаковки позволяют создавать переходники с прицельной маркой до восьми размеров и облегчают сборку до 12 стеков памяти HBM4. Новые интерпозеры получат до восьми уровней, чтобы обеспечить эффективную маршрутизацию более 2000 межсоединений при сохранении надлежащей целостности сигнала. Согласно слайду TSMC, к настоящему времени экспериментальные стеки памяти HBM4 достигли скорости передачи данных 6 ГТ/с при токе 14 мА.

«Мы также оптимизируем CoWoS-L и CoWoS-R для HBM4», — сообщил представитель TSMC. «И CoWoS-L, и CoWoS-R [используют] более восьми уровней, чтобы обеспечить маршрутизацию HBM4 более чем 2000 межсоединений с [должной] целостностью сигнала. Мы сотрудничаем с партнерами EDA, такими как Cadence, Synopsys и Ansys, для сертификации целостности сигнала канала HBM4, IR /EM и термическая точность».

Совместные усилия TSMC с ведущими производителями памяти, такими как Micron, Samsung и SK hynix, а также с партнерами EDA, включая Cadence, Synopsys и Ansys, имеют решающее значение для внедрения подсистем памяти HBM4 через несколько лет.