SK hynix представила дорожную карту развития DRAM-памяти на 30 лет вперед

Компания SK hynix представила новую дорожную карту развития DRAM-технологий на ближайшие 30 лет, а также стратегию устойчивых инноваций на симпозиуме IEEE VLSI 2025 в Киото (Япония). 10 июня Чха Сон Ён, технический директор (CTO) SK hynix, выступил с пленарным докладом «Движущие инновации в технологии DRAM: на пути к устойчивому будущему».

В своем выступлении CTO Чха отметил, что с текущими технологическими платформами становится все сложнее повышать производительность и емкость за счет масштабирования. «Чтобы преодолеть эти ограничения, SK hynix внедрит платформу 4F² VG (Vertical Gate) и технологию 3D DRAM для процессов 10 нм и ниже, с инновациями в структуре, материалах и компонентах», — заявил он. Платформа 4F² VG — это технология памяти следующего поколения, которая минимизирует площадь ячейки DRAM и обеспечивает высокую степень интеграции, скорость и энергоэффективность благодаря вертикальной структуре затвора.

Сейчас распространены 6F² ячейки, но применение 4F² ячеек и технологии wafer bonding (размещение схемной части под областью ячеек) позволит улучшить эффективность и электрические характеристики.

CTO Чха также представил 3D DRAM как ключевую технологию будущего наряду с VG. Хотя некоторые в отрасли предупреждают о росте затрат с увеличением числа слоев, эту проблему можно решить за счет постоянных технологических инноваций.

Помимо структурных прорывов, компания планирует найти новые драйверы роста, совершенствуя технологии критически важных материалов и компонентов DRAM, чтобы заложить основу на следующие 30 лет.

«Еще в 2010 году ожидалось, что DRAM-технологии столкнутся с ограничениями на 20 нм, но благодаря постоянным инновациям мы смогли продвинуться дальше», — отметил CTO Чха. «SK hynix продолжит задавать курс долгосрочных технологических инноваций, чтобы стать ориентиром для молодых инженеров в области DRAM, и поддерживать сотрудничество в отрасли для реализации будущего памяти».

В последний день мероприятия вице-президент Joodong Park, возглавляющий Next Gen DRAM TF, представит результаты исследования влияния технологий VG и wafer bonding на электрические характеристики DRAM.

Источник: Techpowerup.com