Cadence и TSMC совершенствуют проектирование микросхем

Cadence продвигает инновации в проектировании микросхем ИИ с помощью сертифицированных инструментов и оптимизированной интеллектуальной собственности для передовых технологических процессов TSMC N2P и A16. Укрепляя свое лидерство в области интеллектуальной собственности памяти, Cadence предлагает TSMC9000 предварительный кремниевый сертифицированный IP DDR5 12.8G для N2P. Решения Cadence для цифрового, индивидуального/аналогового проектирования и термического анализа сертифицированы для технологий TSMC N2P и A16. В сочетании с постоянным сотрудничеством в области решений цифрового проектирования на основе ИИ для N2P, включая использование больших языковых моделей (LLM), эти достижения играют важную роль в улучшении потоков цифрового проектирования для будущих узлов процесса.

Передовые решения для автомобильной промышленности
ADAS, автономное вождение и программно-управляемые транспортные средства обуславливают потребность в передовых кремниевых чипах для приложений следующего поколения, и Cadence ускоряет эту эволюцию с сертифицированной IP для процессов TSMC N5A и N3A. Высокопроизводительный портфель IP-проектов Cadence, включающий LPDDR5X-9600, PCI Express (PCIe) 5.0, CXL 2.0, 25G-KR и 10G многопротокольные SerDes, специально оптимизирован для использования в автомобилях.

Расширение и улучшение решения 3DFabric
Cadence предоставляет единственное комплексное решение для проектирования чиплетов, упаковки и системного анализа для TSMC 3DFabric. Cadence расширяет свой портфель IP-проектов для удовлетворения потребностей рынка обучения ИИ, предоставляя сертифицированный TSMC 9000 IP для проектирования 3D-ИС, включая HBM3E 9.6G в N5/N4P и предварительный кремниевый HBM3E 10.4G в N3P, наряду с решениями Universal Chiplet Express (UCIe) 16G N3P. Кроме того, тестовый чип HBM4 от Cadence готов к предварительному кремниевому монтажу, что прокладывает путь для CoWoS-L.

Платформа Cadence Integrity 3D-IC теперь имеет улучшенную поддержку для улучшенного качества результатов (QoR) и 3DIC полного потока QC с опорными потоками для 3Dblox, при этом обеспечивая глобальную оптимизацию ресурсов, совместное проектирование чипа-корпуса и расширенный анализ мультифизической конвергенции по статической синхронизации, мощности-IR и теплу. Новая поддержка включает создание сквозных соединений для многочиплетных конструкций и инструменты на базе ИИ для сквозного планирования, разбиения и оптимизации 3D-IC.

Технологии Cadence Sigrity X и Clarity 3D Solver также позволяют облегчить автоматизацию соответствия для анализа 3Dblox Signal and Power Integrity (SIPI) путем интеграции с платформой Cadence Integrity 3D-IC. Поток интеграции полностью автоматизирует высокоскоростное извлечение S-параметров и анализ переходных процессов во временной области для каналов UCIe и HBM. Кроме того, Cadence EMX Planar 3D Solver сертифицирован для N3 и находится в процессе сертификации N2P, что повышает точность моделирования для соответствия строгим требованиям конструкций ИС с передовыми узлами.

Инновации в области технологий «Больше, чем Мур»
Cadence продолжает расширять границы масштабирования технологий с помощью продолжающихся технологических инноваций More-than-Moore. Virtuoso Studio от Cadence поддерживает миграцию аналогового и радиочастотного проектирования, существенно сокращая время выполнения при проектировании с использованием усовершенствованных и радиочастотных узлов. Cadence также продвигает усовершенствования проектных решений для компактного универсального фотонного двигателя TSMC (COUPE) и обеспечивает эффективность следующего поколения с проектированием TSMC в облаке, используя вычисления с ускорением на GPU для повышения производительности.

«Наше сотрудничество с TSMC укрепляет приверженность Cadence внедрению инноваций и ускорению времени выхода на кремний для наших клиентов», — сказал Чин-Чи Тенг, старший вице-президент и генеральный менеджер Digital & Signoff Group в Cadence. «Предоставляя сертифицированные потоки проектирования, проверенную кремнием IP и поддержку передовых технологий узлов TSMC, таких как N2P, N3 и N5, мы даем разработчикам возможность разрабатывать передовые решения в приложениях ИИ для инфраструктуры и физического ИИ, включая автомобильную промышленность. Вместе с TSMC мы расширяем границы масштабирования технологий, обеспечивая достижения следующего поколения в проектировании и упаковке микросхем».

«Наше постоянное сотрудничество с партнерами Open Innovation Platform (OIP), такими как Cadence, сыграло решающую роль в решении некоторых из самых сложных задач в области проектирования полупроводников», — сказал Липен Юань, старший директор по развитию бизнеса передовых технологий в TSMC. «Объединяя передовые технологии TSMC, а также технологии 3D-укладки и упаковки с передовыми решениями Cadence в области проектирования, мы даем возможность нашим общим клиентам ускорить время до кремния, достигая при этом исключительной производительности, энергоэффективности и оптимизации площади. Вместе мы продолжаем совершать прорывы, которые преобразуют технологии и способствуют инновациям».

Источник: Techpowerup.com