Marvell создает новое решение HBM

На выставке Analyst Day 2024 компания Marvell анонсировала решение с высокой пропускной способностью памяти (CHBM) для своих пользовательских процессоров XPU, предназначенных для приложений искусственного интеллекта. Разработанный в партнерстве с ведущими производителями памяти, CHBM обещает оптимизировать производительность, мощность, объем памяти, размер кристалла и стоимость для конкретных конструкций XPU. CHBM будет совместим с пользовательскими XPU от Marvell и не будет частью стандарта HBM, определенного JEDEC, по крайней мере, на начальном этапе.

Пользовательское решение Marvell для HBM позволяет адаптировать интерфейсы и стеки для конкретного приложения, хотя компания не раскрывает никаких подробностей. Одной из целей Marvell является сокращение площади, которую стандартные для отрасли интерфейсы HBM занимают внутри процессоров. Освобождая пространство, доступное для вычислений и функций. Компания утверждает, что благодаря запатентованному комплексному вводу-выводу она не только сможет встроить на 25% больше логики в свои пользовательские процессоры XPU, но и потенциально установить на 33% больше пакетов памяти CHBM рядом с вычислительными чиплетами, чтобы увеличить объем доступной для компьютера памяти DRAM. процессор. Кроме того, компания рассчитывает сократить энергопотребление интерфейса памяти до 70%.

Поскольку CHBM от Marvell не основывается на стандарте, указанном в JEDEC, с аппаратной точки зрения для этого потребуется новый контроллер и настраиваемый физический интерфейс, новые универсальные интерфейсы и переработанные базовые матрицы HBM. Новый интерфейс Marvell die-to-die HBM получит пропускную способность 20 Тбит/мм (2,5 Тбит/с на мм), что является значительным увеличением по сравнению с 5 Тбит/мм (625 Гбит/с на мм), которые HBM предлагает сегодня, согласно слайду аналитика компании День, опубликованный издательством Servetheome. Со временем Marvell планирует создать память без буфера со скоростью 50 Тбит/с на миллиметр (6,25 ТБИТ/с на миллиметр).

Marvell не уточняет, насколько широким будет интерфейс CHBM. Marvell не раскрывает многих подробностей о своем пользовательском решении HBM, за исключением того, что оно «расширяет возможности XPU за счет сериализации и ускорения интерфейсов ввода-вывода между встроенными кремниевыми матрицами ускорителя вычислений искусственного интеллекта и базовыми матрицами HBM», что в некоторой степени подразумевает более узкую ширину интерфейса по сравнению со стандартными решениями HBM3E или HBM4.. Тем не менее, похоже, что решения cHBM будут настраиваемыми.

"Усовершенствование процессоров XPU за счет адаптации HBM к конкретным требованиям к производительности, мощности и общей стоимости владения - это последний шаг в новой парадигме проектирования и поставки ускорителей искусственного интеллекта", - сказал Уилл Чу, старший вице-президент и генеральный менеджер подразделения пользовательских решений, вычислений и систем хранения данных в Marvell. "Мы очень благодарны за сотрудничество с ведущими разработчиками памяти, которое ускорит эту революцию и поможет операторам облачных центров обработки данных продолжать масштабировать свои процессоры XPU и инфраструктуру в эпоху искусственного интеллекта".

Сотрудничество с Micron, Samsung и SK hynix имеет решающее значение для успешного внедрения CHBM от Marvell, поскольку оно создает основу для относительно широкой доступности пользовательской памяти с высокой пропускной способностью.

Источник: Tomshardware.com