Прототип фотонной памяти позволит создать кэш процессоров на скорости до 60 ГГц

Исследователи представили прототип фотонного запоминающего устройства, которое может стать основой для кэш-памяти процессоров, работающей на скоростях до 60 ГГц. Это примерно в 20 раз быстрее, чем у некоторых современных электронных кэшей.

Функциональный регенеративный «фотонный защёлкивающийся элемент памяти» (photonic memory latch) был создан на коммерчески доступной платформе для фотоники GlobalFoundries Fotonix. Устройство является оптическим аналогом стандартной ячейки статической оперативной памяти (SRAM) и, по мнению разработчиков, представляет собой недостающий компонент для создания полностью фотонных процессоров.

Прототип решает две ключевые проблемы современных высокопроизводительных систем: задержки в межсоединениях и затраты на многократное преобразование информации между светом и электричеством. Фотонные ускорители и оптические интерпозеры могут передавать данные на огромных скоростях, но для хранения и обновления битов им по-прежнему требуется электронная память, что создаёт «бутылочное горлышко».

«В этом исследовании инженеры из Университета Южной Калифорнии (USC) и Университета Висконсин-Мэдисон (UW-Madison) устранили этот разрыв, создав систему памяти, которая хранит, стабилизирует и выводит данные полностью в виде света», — поясняют авторы работы.

Устройство использует дифференциальную архитектуру с перекрёстными связями, аналогичную поведению ячейки SRAM. Ведущие исследователи Эйджей Джейкоб (USC) и Ахилеш Джайсвал (UW-Madison) описывают его как защёлку, в которую можно записывать данные оптически и которая сохраняет своё состояние без дрейфа.

Согласно моделированию, ожидаемая скорость записи для такой архитектуры приближается к 20 ГГц, а скорость чтения может достигать 50–60 ГГц. Эти показатели значительно превышают тактовые частоты электронной SRAM в современных процессорах, которые обычно ограничены 2–3 ГГц.

Однако за высокую скорость приходится платить размером: фотонные компоненты остаются на порядки больше нанометровых CMOS-транзисторов, что серьёзно ограничивает плотность размещения. Поэтому исследователи видят перспективы технологии прежде всего в областях, где размер не является критическим фактором, например, в высокоскоростных каналах передачи данных внутри дата-центров и суперкомпьютерных систем.

Работа была представлена на Международной конференции по электронным устройствам (International Electron Devices Meeting) в Сан-Франциско, которая проходила с 6 по 10 декабря 2025 года.