Плотность памяти Intel 18A Node SRAM на уровне TSMC, а задняя подача питания — большой бонус

Intel представила несколько интересных достижений в производстве полупроводников на Международной конференции по твердотельным схемам (ISSCC), продемонстрировав возможности своего долгожданного технологического процесса Intel 18A. В презентации были отмечены значительные улучшения в плотности ячеек SRAM. Система PowerVia в сочетании с транзисторами RibbonFET (GAA) лежит в основе узла Intel. Компания продемонстрировала солидный прогресс с их высокопроизводительными ячейками SRAM, достигнув сокращения с 0,03 мкм² в Intel 3 до 0,023 мкм² в Intel 18A. Ячейки высокой плотности показали аналогичное улучшение, сократившись до 0,021 мкм². Эти достижения представляют собой коэффициенты масштабирования 0,77 и 0,88 соответственно, что является значительным достижением в технологии SRAM, когда-то считавшейся достигнутой с помощью преимуществ масштабирования.

Внедрение технологии PowerVia — это первый подход Intel к решению проблемы падения напряжения и помех в логических областях процессора. Используя схему «вокруг массива», Intel стратегически применяет PowerVias к элементам ввода-вывода, управления и декодера, оптимизируя конструкцию битовых ячеек без фронтального источника питания. Макроплотность бит 38,1 Мбит/мм², достигнутая Intel 18A, ставит компанию в сильную конкурентную позицию. В то время как TSMC сообщила о сопоставимых показателях с их процессом N2, комплексный подход Intel с 18A, объединяющий транзисторы PowerVia и GAA, может бросить вызов Smausng и TSMC с долгосрочными стремлениями конкурировать за премиальных клиентов, которых в настоящее время обслуживает TSMC, включая таких гигантов, как NVIDIA, Apple и AMD.