Qualitas Semiconductor разрабатывает первый собственный PCIe 6.0 PHY IP

17 июля 2024, 12:57 / Технологии → Новости / Технологии

Компания Qualitas Semiconductor Co., Ltd. разработала новый PHY IP PCIe

Thumbnail: PCI Express PCI Express (Peripheral Component Interconnect Express), или PCIe, или PCI-e (также известная как 3GIO for 3rd Generation I/O; не путать с PCI-X и PXI) — компьютерная шина (хотя на физическом уровне шиной не является, будучи соединением типа «точка-точка»), использующая программную модель шины PCI и высокопроизводительный физический протокол, основанный на последовательной передаче данных. Разработка стандарта PCI Express была начата фирмой Intel после отказа от шины InfiniBand. Официально первая базовая спецификация PCI Express появилась в июле 2002 года. Развитием стандарта PCI Express занимается организация PCI Special Interest Group. Википедия

6.0, что означает значительный прогресс в технологии компьютерных межсетевых соединений. Этот новый продукт, созданный с использованием передовой 5-нм техпроцесса, предназначен для удовлетворения потребностей высокоскоростной передачи данных в эпоху искусственного интеллекта. PCIe PHY IP Qualitas с использованием 5-нм технологии FinFet CMOS состоит из жесткого макроса PMA и PCS, соответствующих спецификации PCIe Base 6.0.

PCIe 6.0 PHY IP может достигать скорости передачи до 64 ГТ/с на полосу. При использовании всех 16 линий он может передавать данные со скоростью до 256 ГБ/с. Эти скорости делают его хорошо подходящим для центров обработки данных и технологий беспилотных автомобилей, где важна быстрая обработка данных. Qualitas добилась таких результатов за счет внедрения технологии сигнализации 100G PAM4. Подчеркнув важность нового IP, генеральный директор Qualitas д-р Духо Ким сообщил о намерении компании продолжать расширять границы полупроводниковых технологий.

Key Features

Улучшенная технология КМОП-устройств с низким энергопотреблением, изготовленная по 5-нм техпроцессу
1,8 В ± 5 %, 0,85 В ± 5 %, двойной источник питания
Соответствует спецификациям PCIe Base 6.0 и PIPE 6.1.
Поддержка Gen 1, Gen 2, Gen 3, Gen 4, Gen 5 и Gen 6.
Конфигурация каналов для линий данных
Общий (CMN) и 1, 2 или 4 канала передачи данных
Поддержка следующих уровней предыскажения передатчика
-3,5/-6 дБ для Gen 1 и Gen 2
Multi-Tap FIR с разрешением 1/63 для поколений от 3 до 6
Поддержка CTLE, многоточечного FFE на основе DSP и одноточечного DFE для выравнивания каналов в приемнике.
Поддержка адаптивного выравнивания канала
Требуется опорная частота 100 МГц (поддержка дифференциального входного буфера)
Встроенная функция самотестирования, позволяющая генерировать и проверять шаблоны PRBS.
ПК включены в хард-макрос PHY

Источник: Design&Reuse