AMD Zen 7: 32 ядра для настольных ПК и первое применение FOPLP-упаковки

Компания AMD раскрыла детали архитектуры Zen 7, которая может стать первым применением технологии FOPLP (Fan-Out Panel Level Packaging) от PTI. Этот метод упаковки позволит интегрировать больше компонентов в ограниченном пространстве, сохраняя стабильную и безотказную работу.

Согласно последним данным, Zen 7 будет производиться по техпроцессу A14 от TSMC. Ожидается, что архитектура дебютирует в серверном сегменте в 2028 году, а потребительские решения появятся не ранее 2029 года.

AMD продолжит использовать текущую стратегию: производство CCD и 3D V-Cache, а также 3D-стекинг SoIC-X останутся за TSMC. Основные изменения в упаковке коснутся способа интеграции CCD и IO-Die на подложку.

На этой неделе AMD объявила об углублении сотрудничества с ASE, SPIL и PTI. Особенно важным является партнерство с PTI: компания уже сертифицировала первый в отрасли 2.5D-интерконнект EFB на панельном уровне с использованием технологии FOPLP.

Технология EFB ранее применялась в ускорителях Instinct. Архитектура Venice (Zen 6) продолжит её использовать, а Zen 7 предложит дальнейшее усовершенствование.

Что касается ключевых характеристик, CCD в Zen 7 будет увеличен до 16 ядер (классическая версия). Десктопные решения с двумя CCD получат 32 ядра, что на 33% больше по сравнению с Zen 6 (24 ядра на двух 12-ядерных CCD, кодовое имя Olympic Ridge).

Стекинг 3D V-Cache будет продолжен в зависимости от рыночного спроса. Основной упор по-прежнему делается на серверный сегмент.

По временной шкале, Zen 6 дебютирует этим летом с версией Zen 6 Dense. Десктопные и мобильные процессоры на Zen 6 ожидаются в 2027 году, а потребительские решения на Zen 7 — не ранее 2029 года.