Слух: AMD Zen 6 получит 48 МБ кэша L3

Новый слух предполагает, что предстоящая архитектура процессоров AMD Zen 6 будет оснащена увеличенным кэшем L3 по сравнению с Zen 5, чтобы компенсировать предполагаемый более крупный 12-ядерный дизайн CCD (чиплета). Известный инсайдер под ником HXL в X (бывший Twitter) утверждает, что Zen 6 будет иметь 48 МБ кэша L3, сохранив то же соотношение кэша L3 к ядру, что и в предыдущих поколениях.

HXL также заявляет, что Zen 6 будет иметь бо́льшую площадь самого кристалла, вероятно, из-за добавления дополнительных ядер в каждый CCD. Согласно слухам, Zen 6 будет использовать кристалл площадью 76 мм², что на 7% больше, чем 71 мм² у Zen 5. Если эта информация верна, Zen 6 станет первой архитектурой со времён Zen 3, чей кристалл будет больше, чем у предшественника.

Zen2 CCD: 2*4 ядра, 2*16 МБ L3, TSMC N7 ~77 мм² Zen3 CCD: 8 ядер, 32 МБ L3, TSMC N7 ~83 мм² Zen4 CCD: 8 ядер, 32 МБ L3, TSMC N5 ~72 мм² Zen5 CCD: 8 ядер, 32 МБ L3, TSMC N4 ~71 мм² Zen6 CCD: 12 ядер, 48 МБ L3, TSMC N2 ~76 мм²

Одним из самых значительных изменений, о которых говорят утечки по Zen 6, является введение архитектуры с 12-ядерным CCD для стандартных кристаллов Zen 6 (за исключением Zen 6c). Это серьёзное изменение для Ryzen в целом, которое позволит 12 ядрам обмениваться данными друг с другом через объединённый кэш L3. AMD не подтверждала информацию о 12-ядерном CCD, но она остаётся постоянной темой слухов уже почти год.

В последний раз подобное изменение мы видели в Zen 3, когда AMD объединила свой 8-ядерный дизайн для совместного использования единого кэша L3. Zen 2 и более ранние поколения также имели 8-ядерный CCD, но каждый кластер из четырёх ядер был разделён на два отдельных CCX. Ядрам из одного CCX, которым требовалось получить данные из другого CCX, приходилось передавать их через Infinity Fabric процессора.

Однако Zen 6 станет первой архитектурой, где мы увидим полноценное увеличение количества ядер в CCD для стандартных ядер. AMD официально подтвердила, что Zen 6 будет полностью переработана с нуля с упором на многопоточную производительность. AMD также будет использовать техпроцесс TSMC N2 для Zen 6, который сам по себе обеспечит увеличение плотности транзисторов на 15% и до 15% больше производительности (при том же энергопотреблении) по сравнению с предыдущими техпроцессами TSMC.

Подробностей о моделях X3D для Zen 6 пока нет, но без сомнения, AMD выпустит версии Zen 6 с 3D V-Cache, учитывая огромный успех всех её предыдущих процессоров, оснащённых этой технологией. Больший базовый кэш L3 даст будущим моделям Zen 6 ещё больше возможностей, когда появятся X3D-версии.

ИИ: Если слухи подтвердятся, переход на 12-ядерные CCD в Zen 6 станет логичным шагом для дальнейшего роста многопоточности в потребительском сегменте. Сохранение прежнего соотношения кэша на ядро (4 МБ L3 на ядро) говорит о том, что AMD не хочет жертвовать латентностью в погоне за количеством ядер. Интересно, как это отразится на топовых моделях с 3D V-Cache — потенциально мы можем увидеть процессоры с рекордным объёмом кэша третьего уровня.